10AX048H2F34E2SG خانواده بافر ساعت با کارایی بالا مدار مجتمع مجتمع 100% جدید و اصلی

10AX048H2F34E2SG 100% جدید و اصلی مدار مجتمع یکپارچه بافر ساعت با کارایی بالا خانواده تصویر ویژه

توضیح کوتاه:

خانواده دستگاه‌های Arria 10 عملکرد بالاتری نسبت به نسل قبلی FPGA میان‌رده و رده بالا ارائه می‌کنند و کارایی انرژی را ارائه می‌دهند که از طریق مجموعه‌ای جامع از فناوری‌های صرفه‌جویی در مصرف انرژی به دست آمده است.دستگاه های Arria 10 برای کاربردهای با کارایی بالا، حساس به قدرت و میان رده در بازارهای مختلف ایده آل هستند.

برای ما ایمیل بفرستید برگه تاریخ را دانلود کنید

جزئیات محصول

برچسب های محصول

ویژگی های محصول

اتحادیه اروپا RoHS	سازگار
ECCN (ایالات متحده)	3A001.a.7.b
وضعیت قطعه	فعال
HTS	8542.39.00.01
خودرو	No
PPAP	No
نام خانوادگی	Arria® 10 GX
فناوری فرآیند	20 نانومتر
ورودی/خروجی کاربر	492
تعداد ثبت	727160
ولتاژ منبع تغذیه عملیاتی (V)	0.9
عناصر منطقی	480000
تعداد ضریب	2736 (18x19)
نوع حافظه برنامه	SRAM
حافظه جاسازی شده (Kbit)	28760
تعداد کل Block RAM	1438
EMAC ها	3
واحدهای منطقی دستگاه	480000
شماره دستگاه DLL/PLL	12
کانال های فرستنده و گیرنده	36
سرعت گیرنده (گیگابیت بر ثانیه)	17.4
DSP اختصاصی	1368
PCIe	2
قابلیت برنامه ریزی	آره
پشتیبانی از برنامه ریزی مجدد	آره
حفاظت از کپی	آره
قابلیت برنامه ریزی درون سیستمی	آره
درجه سرعت	2
استانداردهای I/O تک پایانی	LVTTL\|LVCMOS
رابط حافظه خارجی	DDR3 SDRAM\|DDR4\|LPDDR3\|RLDRAM II\|RLDRAM III\|QDRII+SRAM
حداقل ولتاژ منبع تغذیه عملیاتی (V)	0.87
حداکثر ولتاژ منبع تغذیه (V)	0.93
ولتاژ ورودی/خروجی (V)	1.2\|1.25\|1.35\|1.5\|1.8\|2.5\|3
حداقل دمای عملیاتی (°C)	0
حداکثر دمای عملیاتی (°C)	100
درجه حرارت تامین کننده	تمدید شده
نام تجاری	آریا
نصب	نصب سطحی
ارتفاع بسته	2.8
عرض بسته	35
طول بسته	35
PCB تغییر کرد	1152
نام بسته استاندارد	BGA
بسته تامین کننده	FBGA
تعداد پین	1152
شکل سرب	توپ

معرفی محصول

دستگاه های Intel Arria 10 از یک ALM 20 نانومتری به عنوان بلوک اصلی ساختار منطقی استفاده می کنند.معماری ALM همانند نسل قبلی FPGA ها است که امکان اجرای کارآمد توابع منطقی و تبدیل آسان IP بین نسل های دستگاه را فراهم می کند.ALM از یک جدول جستجوی شکست پذیر 8 ورودی (LUT) با چهار رجیستر اختصاصی برای کمک به بهبود زمان بندی بسته شدن در طرح های غنی از رجیستر و دستیابی به قابلیت بسته بندی طراحی حتی بالاتر نسبت به معماری سنتی دو ثبت در هر معماری LUT استفاده می کند.