LCMXO2-256HC-4TG100C اصلی و جدید با قیمت رقابتی موجود در انبار تامین کننده آی سی
ویژگی های محصول
کد Pbfree | آره |
کد Rohs | آره |
کد چرخه زندگی قسمت | فعال |
سازنده Ihs | LATTICE SEMICONDUCTOR CORP |
کد پکیج قطعه | QFP |
توضیحات بسته | LFQFP، |
تعداد پین | 100 |
دستیابی به کد انطباق | سازگار |
کد ECCN | EAR99 |
کد HTS | 8542.39.00.01 |
سازنده Samacsys | نیمه هادی شبکه ای |
ویژگی اضافی | همچنین در منبع نامی 3.3 ولت کار می کند |
کد JESD-30 | S-PQFP-G100 |
کد JESD-609 | e3 |
طول | 14 میلی متر |
سطح حساسیت به رطوبت | 3 |
تعداد ورودی های اختصاصی | |
تعداد خطوط ورودی/خروجی | |
تعداد ورودی ها | 55 |
تعداد خروجی ها | 55 |
تعداد پایانه ها | 100 |
دمای عملیاتی - حداکثر | 85 درجه سانتی گراد |
دمای عملیاتی - حداقل | |
سازمان | 0 ورودی اختصاصی، 0 ورودی/خروجی |
تابع خروجی | مخلوط شده |
مواد بدنه بسته بندی | پلاستیک / اپوکسی |
کد بسته | LFQFP |
کد معادل بسته | TQFP100,.63SQ |
شکل بسته | مربع |
سبک بسته بندی | FLAT PACK، مشخصات کم، گام خوب |
روش بسته بندی | سینی |
حداکثر دمای جریان مجدد (سلول) | 260 |
منابع تغذیه | 2.5/3.3 V |
نوع منطق قابل برنامه ریزی | فلش PLD |
تاخیر انتشار | 7.36 ns |
وضعیت صلاحیت | صلاحیت دار نیست |
ارتفاع نشسته - حداکثر | 1.6 میلی متر |
ولتاژ منبع تغذیه - حداکثر | 3.462 V |
ولتاژ منبع تغذیه - حداقل | 2.375 V |
ولتاژ منبع تغذیه - نام | 2.5 ولت |
نصب سطحی | آره |
درجه حرارت | دیگر |
پایان ترمینال | قلع مات (Sn) |
فرم پایانه | بال مرغان |
زمین ترمینال | 0.5 میلی متر |
موقعیت ترمینال | QUAD |
Time@Peak Reflow Temperature-Max (s) | 30 |
عرض | 14 میلی متر |
معرفی محصول
دستگاه منطقی قابل برنامه ریزی پیچیده (CPLD) یک مدار مجتمع (ASIC) ویژه برنامه کاربردی در مدار مجتمع LSI (مدار مجتمع بزرگ مقیاس) است.برای کنترل طراحی سیستم دیجیتال فشرده مناسب است و کنترل تاخیر آن راحت است.CPLD یکی از سریعترین تجهیزات در حال رشد در مدارهای مجتمع است.
اجزای CPLD
CPLD یک دستگاه منطقی قابل برنامه ریزی پیچیده با مقیاس بزرگ و ساختار پیچیده است که در محدوده مقیاس بزرگ قرار دارد.مدارهای مجتمع.
CPLD دارای پنج بخش اصلی است: بلوک آرایه منطقی، واحد ماکرو، مدت محصول توسعه یافته، آرایه سیمی قابل برنامه ریزی و بلوک کنترل I/O.
1. بلوک آرایه منطقی (LAB)
یک بلوک آرایه منطقی از یک آرایه از 16 سلول ماکرو تشکیل شده است و چندین LABS توسط یک آرایه قابل برنامه ریزی (PIA) و یک گذرگاه سراسری به یکدیگر متصل شده اند.
2. واحد ماکرو
واحد ماکرو در سری MAX7000 از سه بلوک عملکردی تشکیل شده است: یک آرایه منطقی، یک ماتریس انتخاب محصول و یک ثبات قابل برنامه ریزی.
3. تمدید مدت محصول
یک عبارت محصول از هر سلول ماکرو را می توان به صورت معکوس به آرایه منطقی بازگرداند.
4. PIA آرایه سیمی قابل برنامه ریزی
هر LAB را می توان برای تشکیل منطق مورد نیاز از طریق آرایه سیمی قابل برنامه ریزی متصل کرد.این گذرگاه سراسری یک کانال قابل برنامه ریزی است که می تواند هر منبع سیگنالی را در دستگاه به مقصد متصل کند.
5. بلوک کنترل I/O
بلوک کنترل I/O اجازه می دهد تا هر پین I/O به صورت جداگانه برای عملکرد ورودی/خروجی و دو طرفه پیکربندی شود.
مقایسه CPLD و FPGA
اگرچه هر دوFPGAوCPLDدستگاه های ASIC قابل برنامه ریزی هستند و ویژگی های مشترک زیادی دارند، به دلیل تفاوت در ساختار CPLD و FPGA، ویژگی های خاص خود را دارند:
1.CPLD برای تکمیل الگوریتم های مختلف و منطق ترکیبی مناسب تر است و FP GA برای تکمیل منطق ترتیبی مناسب تر است.به عبارت دیگر، FPGA برای ساختار غنی از فلیپ فلاپ مناسب تر است، در حالی که CPLD برای ساختار غنی از فلیپ فلاپ مناسب تر است.
2. ساختار مسیریابی پیوسته CPLD تعیین می کند که تأخیر زمان بندی آن یکنواخت و قابل پیش بینی است، در حالی که ساختار مسیریابی قطعه بندی شده FPGA غیرقابل پیش بینی بودن تاخیر آن را تعیین می کند.
3.FPGA انعطاف پذیری بیشتری نسبت به CPLD در برنامه نویسی دارد.CPLD با تغییر تابع منطقی با یک مدار اتصال داخلی ثابت برنامه ریزی می شود، در حالی که FPGA با تغییر سیم کشی اتصال داخلی برنامه ریزی می شود.FP GA را می توان تحت یک گیت منطقی برنامه ریزی کرد، در حالی که CPLD تحت یک بلوک منطقی برنامه ریزی می شود.
4. ادغام FPGA بالاتر از CPLD است و ساختار سیم کشی و اجرای منطق پیچیده تری دارد.
5.CPLD برای استفاده راحت تر از FPGA است.برنامه نویسی CPLD با استفاده از فناوری E2PROM یا FASTFLASH، بدون تراشه حافظه خارجی، آسان برای استفاده.با این حال، اطلاعات برنامه نویسی FPGA باید در حافظه خارجی ذخیره شود و روش استفاده پیچیده است.
6. CPLDS سریعتر از FPgas است و قابلیت پیش بینی زمانی بیشتری دارد.این به این دلیل است که FPGها برنامهنویسی در سطح دروازه هستند و اتصالات توزیع شده بین CLBS اتخاذ میشوند، در حالی که CPLDS برنامهنویسی در سطح بلوک منطقی است و اتصالات بین بلوکهای منطقی آنها یکپارچه است.
7. در روش برنامه نویسی، CPLD عمدتا بر اساس برنامه نویسی حافظه E2PROM یا FLASH است، زمان برنامه نویسی تا 10000 بار، مزیت این است که قدرت سیستم اطلاعات برنامه نویسی از بین نمی رود.CPLD را می توان به دو دسته تقسیم کرد: برنامه نویسی روی برنامه نویس و برنامه نویسی روی سیستم.بیشتر FPGA مبتنی بر برنامهنویسی SRAM است، اطلاعات برنامهنویسی هنگام خاموش شدن سیستم از بین میرود و هر بار که دستگاه روشن میشود، باید دادههای برنامهنویسی از خارج از دستگاه به SRAM بازنویسی شود.مزیت آن این است که می توان آن را در هر زمان برنامه ریزی کرد و می توان آن را به سرعت در کار برنامه ریزی کرد تا به پیکربندی پویا در سطح برد و سطح سیستم دست یابد.
8. محرمانه بودن CPLD خوب است، محرمانگی FPGA ضعیف است.
9. به طور کلی، مصرف برق CPLD بزرگتر از FPGA است و هر چه درجه یکپارچگی بالاتر باشد، آشکارتر است.