Merrillchip جدید و اصلی موجود در انبار قطعات الکترونیکی مدار مجتمع آی سی DS90UB928QSQX/NOPB

1.

FPDLINK یک گذرگاه انتقال دیفرانسیل پرسرعت است که توسط TI طراحی شده است و عمدتاً برای انتقال داده های تصویر مانند داده های دوربین و نمایشگر استفاده می شود.این استاندارد به طور مداوم در حال تغییر است، از جفت خطوط اصلی که تصاویر 720P@60fps را ارسال می کند تا توانایی فعلی برای انتقال 1080P@60fps، با تراشه های بعدی که از وضوح تصویر حتی بالاتر پشتیبانی می کنند.فاصله انتقال نیز بسیار طولانی است و به حدود 20 متر می رسد که آن را برای کاربردهای خودرو ایده آل می کند.

FPDLINK یک کانال با سرعت بالا برای انتقال داده های تصویری با سرعت بالا و بخش کوچکی از داده های کنترلی دارد.همچنین یک کانال معکوس با سرعت نسبتا کم برای انتقال اطلاعات کنترل معکوس وجود دارد.ارتباطات رو به جلو و عقب یک کانال کنترل دو جهته را تشکیل می دهند که منجر به طراحی هوشمندانه I2C در FPDLINK می شود که در این مقاله مورد بحث قرار خواهد گرفت.

FPDLINK با یک سریال‌ساز و یک سریال‌ساز جفت شده استفاده می‌شود، CPU را می‌توان بسته به کاربرد به سریال‌ساز یا deserializer متصل کرد.به عنوان مثال، در یک برنامه دوربین، سنسور دوربین به سریال‌ساز متصل می‌شود و داده‌ها را به deserializer ارسال می‌کند، در حالی که CPU داده‌های ارسال شده از deserializer را دریافت می‌کند.در یک برنامه نمایشگر، CPU داده‌ها را به سریال‌ساز ارسال می‌کند و سریال‌ساز داده‌ها را از سریال‌ساز دریافت می‌کند و برای نمایش به صفحه LCD می‌فرستد.

2.

سپس i2c CPU را می توان به i2c سریال ساز یا deserializer متصل کرد.تراشه FPDLINK اطلاعات I2C ارسال شده توسط CPU را دریافت می کند و اطلاعات I2C را از طریق FPDLINK به طرف دیگر منتقل می کند.همانطور که می دانیم، در پروتکل i2c، SDA از طریق SCL هماهنگ می شود.در برنامه های عمومی، داده ها روی لبه افزایشی SCL بسته می شوند، که مستلزم آن است که master یا slave برای داده ها در لبه سقوط SCL آماده باشد.با این حال، در FPDLINK، از آنجایی که انتقال FPDLINK زمان بندی شده است، زمانی که master داده را ارسال می کند مشکلی وجود ندارد، حداکثر Slave داده ها را چند ساعت دیرتر از ارسال Master دریافت می کند، اما زمانی که Slave به master پاسخ می دهد مشکلی وجود دارد. به عنوان مثال، زمانی که slave زمانی که ACK به master ارسال می شود با یک ACK به master پاسخ می دهد، از قبل از زمان ارسال شده توسط Slave دیرتر است، یعنی قبلاً از تاخیر FPDLINK عبور کرده است و ممکن است افزایش را از دست داده باشد. لبه SCL.

خوشبختانه پروتکل i2c این وضعیت را در نظر می گیرد.i2c spec خاصیتی به نام i2c stretch را مشخص می‌کند، به این معنی که در صورت آماده نبودن ACK، SCL می‌تواند قبل از ارسال ACK به پایین بکشد تا Master هنگام تلاش برای بالا کشیدن SCL از کار بیفتد تا استاد به تلاش خود ادامه دهد. SCL را به سمت بالا بکشید و منتظر بمانید، بنابراین هنگام تجزیه و تحلیل شکل موج i2c در سمت FPDLINK Slave، متوجه خواهیم شد که هر بار که قسمت آدرس برده ارسال می شود، تنها 8 بیت وجود دارد و ACK بعداً پاسخ داده می شود.

تراشه FPDLINK TI از این ویژگی بهره کامل می برد، به جای اینکه شکل موج دریافتی i2c را به سادگی ارسال کند (یعنی همان نرخ باود را با فرستنده حفظ کند)، داده های دریافتی را با نرخ باود تنظیم شده در تراشه FPDLINK دوباره ارسال می کند.بنابراین هنگام تجزیه و تحلیل شکل موج i2c در سمت FPDLINK Slave توجه به این نکته مهم است.نرخ باود پردازنده i2c ممکن است 400K باشد، اما نرخ باود i2c در سمت برده FPDLINK، بسته به تنظیمات بالا و پایین SCL در تراشه FPDLINK، 100K یا 1M است.