XC7Z100-2FFG900I - مدارهای مجتمع، جاسازی شده، سیستم روی تراشه (SoC)

معماری پایه SoC

یک معماری معمولی سیستم روی تراشه از اجزای زیر تشکیل شده است:
- حداقل یک میکروکنترلر (MCU) یا ریزپردازنده (MPU) یا پردازنده سیگنال دیجیتال (DSP)، اما می تواند چندین هسته پردازنده وجود داشته باشد.
- حافظه ممکن است یک یا چند رم، رام، EEPROM و فلش مموری باشد.
- نوسان ساز و مدار حلقه قفل فاز برای ارائه سیگنال های پالس زمانی.
- لوازم جانبی متشکل از شمارنده و تایمر، مدارهای منبع تغذیه.
- واسط هایی برای استانداردهای مختلف اتصال مانند USB، FireWire، Ethernet، فرستنده ناهمزمان جهانی و رابط های جانبی سریال و غیره.
- ADC/DAC برای تبدیل بین سیگنال های دیجیتال و آنالوگ.
- مدارهای تنظیم ولتاژ و تنظیم کننده های ولتاژ.
محدودیت های SoC

در حال حاضر، طراحی معماری های ارتباطی SoC نسبتاً بالغ است.اکثر شرکت های تراشه از معماری SoC برای تولید تراشه خود استفاده می کنند.با این حال، همانطور که برنامه‌های تجاری به دنبال همزیستی دستورالعمل‌ها و قابلیت پیش‌بینی ادامه می‌دهند، تعداد هسته‌های ادغام‌شده در تراشه همچنان افزایش می‌یابد و معماری‌های SoC مبتنی بر گذرگاه برای برآوردن نیازهای رو به رشد محاسبات دشوارتر می‌شوند.مظاهر اصلی این است
1. مقیاس پذیری ضعیف.طراحی سیستم soC با تجزیه و تحلیل نیازمندی های سیستم شروع می شود که ماژول ها را در سیستم سخت افزاری شناسایی می کند.برای اینکه سیستم به درستی کار کند، موقعیت هر ماژول فیزیکی در SoC روی تراشه نسبتاً ثابت است.پس از تکمیل طراحی فیزیکی، تغییراتی باید انجام شود، که می تواند به طور موثر یک فرآیند طراحی مجدد باشد.از سوی دیگر، SoC های مبتنی بر معماری گذرگاه، به دلیل مکانیسم ارتباطی داوری ذاتی معماری گذرگاه، از نظر تعداد هسته های پردازنده که می توانند بر روی آنها گسترش یابند، محدود هستند، یعنی تنها یک جفت هسته پردازنده می تواند همزمان با هم ارتباط برقرار کند.
2. با معماری گذرگاه مبتنی بر مکانیزم انحصاری، هر ماژول عملکردی در یک SoC تنها زمانی می‌تواند با ماژول‌های دیگر در سیستم ارتباط برقرار کند که کنترل اتوبوس را به دست آورد.به طور کلی، زمانی که یک ماژول حقوق داوری اتوبوس را برای ارتباط به دست می آورد، سایر ماژول ها در سیستم باید منتظر بمانند تا اتوبوس آزاد شود.
3. مشکل همگام سازی تک ساعت.ساختار گذرگاه نیاز به همگام سازی جهانی دارد، با این حال، با کوچکتر و کوچکتر شدن اندازه ویژگی فرآیند، فرکانس عملیاتی به سرعت افزایش می یابد و بعداً به 10 گیگاهرتز می رسد، تأثیر ناشی از تأخیر اتصال آنقدر جدی خواهد بود که طراحی یک درخت ساعت جهانی غیرممکن است. و به دلیل شبکه ساعت عظیم، مصرف برق آن بیشتر کل برق مصرفی تراشه را اشغال خواهد کرد.